1樓:滿意請採納喲
接1就是
輸入1接0就是輸入0
接地是輸入0
懸空是輸入1
在邏輯的輸入上沒有區別。
在實際應內用中,不應使引腳懸空,應根
容據需要做上拉或接地處理,增強電路穩定性。
與非門是與門和非門的結合,先進行與運算,再進行非運算。與非運算輸入要求有兩個,如果輸入都用0和1表示的話,那麼與運算的結果就是這兩個數的乘積。如1和1(兩端都有訊號),則輸出為0;1和0,則輸出為1;0和0,則輸出為1。
與非門的結果就是對兩個輸入訊號先進行與運算,再對此與運算結果進行非運算的結果。簡單說,與非與非,就是先與後非。
電工學裡一種基本邏輯電路,是與門和非門的疊加,有兩個輸入和一個輸出。
cmos電路中的邏輯閘有非門、與門、與非門、或非門、或門、異或門、異或非門,施密特觸發門、緩衝器、驅動器等
與非門則是當輸入端中有1個或1個以上是低電平時,輸出為高電平;只有所有輸入是高電平時,輸出才是低電平
與非門晶片:74ls系列:74ls00、74ls20,cmos系列:cd4011
ttl與非門的一個輸入端經10歐電阻接地其餘輸入端懸空輸出電平y=?
2樓:丿年shao輕狂丶
ttl與門與非門通過大電阻(大於等於1千歐)接地相當於高電平,通過小電阻接地相當於低電平。
3樓:匿名使用者
這就是一個與非閘電路 輸入端有一個接地 則輸出為1高電平 這是最基本的等效
4樓:匿名使用者
一個三輸入ttl或非門,有兩個輸入端分別接 a和b,另一個輸入端經10k 電阻接地。
那麼該或非門的輸出將由a、b的電平決定。只有a、b都是低電平時,輸出才為1。否則,輸出為0。
5樓:匿名使用者
與非閘電路的邏輯關係的特點:只有當全部輸入端都處於高電平時,輸出端回才呈現低電平;只要有一答個輸入端處於低電平,輸出端就輸出高電平。
與非閘電路輸入端是高阻抗的,將剩餘輸入端懸空處置,容易被外界的感應電荷源,可能在輸入端迅速積累電荷而建立起相當高的電壓,從而使輸入端呈現高電平。
ttl 閘電路和cmos閘電路輸入端懸空有什麼區別
6樓:匿名使用者
ttl電路對於閒著的輸入端得處理原則是:1:對於與非門可以直接接電源vcc或是接個1--10k電阻接電源。
2:若前級驅動允許可將閒置的輸入端懸空(相當於1)。3:
在外界干擾很小時,與非門的閒置端可以懸空(相當於1)。3:或非門不用的應接地,與或門中不適用的與門至少有一個輸入端接地。
***s端不允許懸空。
7樓:鄭浪啪
1、結構不同。
ttl閘電路是由電晶體構成的邏輯電路,cmos閘電路以mos管作為開關器件的閘電路是cmos閘電路,其中為p-mos管和n-mos管構成互補的結構形式。
2、電壓電流不同。
由於器件的電壓不同,ttl電路和cmos電路定義的高低電平電壓以及電流不一樣.。所謂的需要加ttl訊號就是可以以ttl標準的高或低電平訊號來觸發它,而所謂的ttl訊號是一個電平標準。
為什麼ttl閘電路的輸入端懸空時相當於邏輯1
8樓:維維豆奶
因為懸空時可以看作是輸入端接一個無窮大的電阻,當輸入電
阻大於ikω時,輸入電平就變為閾值電壓uth即為高電平,所以相當於邏輯1。數位電路中,把電壓的高低用邏輯電平來表示。
邏輯電平包括高電平和低電平這兩種。在ttl閘電路中,把大於3.5伏的電壓規定為邏輯高電平,用數字1表示;把電壓小於0.3伏的電壓規定為邏輯低電平,用數字0表示。
9樓:匿名使用者
因為懸空時相當於為高阻抗,電壓不為零,此時故為1;接地時相當於沒有阻抗,此端電壓與地電位相同、為零,此時故為0。
ttl門的輸入是從射極輸入,如果懸空,輸入端的那個三極體是截止的,這和輸入高電平(即1)的情況是一樣的,也就相當於輸入1。
在數字邏輯電路中,低電平表示0,高電平表示1。一般規定低電平為0~0.25v,高電平為3.5~5v。
如在移動裝置中電池的電壓會隨使用時間的的推移而降低,如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低,此時規定的高電平電壓會低一點,最低會有1.7v左右。
擴充套件資料
數位電路中,把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數位電路,電壓對應的邏輯電平也不同。
在ttl閘電路中,把大於3.5伏的電壓規定為邏輯高電平,用數字1表示;把電壓小於0.3伏的電壓規定為邏輯低電平,用數字0表示。
數字電平從低電平(數字「0」)變為高電平(數字「1」)的那一瞬間(時刻)叫作上升沿;數字電平從高電平(數字「1」)變為低電平(數字「0」)的那一瞬間叫作下降沿。
10樓:匿名使用者
再給你一個圖看一下,你就明白了。
因為ttl門的輸入是從射極輸入,如果懸空,輸入端的那個三極體是截止的,這和輸入高電平(即1)的情況是一樣的,也就相當於輸入1。你看一下ttl反相器的內部電路就知道了。
如圖,這是ttl反相器的內部結構,你可以看到輸入端確實是射極輸入的,建議你看一下數電中關於閘電路章節的知識
11樓:匿名使用者
這種很容易理解的,懸空為1、接地為0。懸空時相當於為高阻抗,電壓不為零,此時故為1,接地時相當於沒有阻抗,此端電壓與地電位相同、為零,此時故為0
為什麼ttl與非門輸入端懸空相當於接高電平?實際電路中,閒置管腳應如何處理?
12樓:匿名使用者
實際電路中,與非門、與門閒置的輸入端管腳應接到高電平(即通過電阻接到電源正電壓)。
去看數電里閘電路章節。首先ttl與非門的兩個輸入端是一個具雙發射極的三極體,懸空端a的電平受另一個輸入端b鉗制,因為它們是有同一個基極c,電壓為b+0.7,a=c-0.
7=b;y=(ab)'=(bb)'=b'=(1b)'=b';所以選空端相當於接高電平。
一般在做電路板時沒用的腳我們都是用錫把固定在板上而不接入電路,即讓它保持懸空。
擴充套件資料
ttl電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的,首先計算機處理器控制的裝置內部的資料傳輸對於電源的要求不高以及熱損耗也較低,另外ttl電平訊號直接與積體電路連線而不需要**昂貴的線路驅動器以及接收器電路。
再者,計算機處理器控制的裝置內部的資料傳輸是在高速下進行的,而ttl介面的操作恰能滿足這個要求。ttl型通訊大多數情況下,是採用並行資料傳輸方式,而並行資料傳輸對於超過10英尺的距離就不適合了。
這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題,這些問題對可靠性均有影響。
數位電路中,由ttl電子元器件組成電路使用的電平。電平是個電壓範圍,規定輸出高電平》2.4v,輸出低電平<0.
4v。在室溫下,一般輸出高電平是3.5v,輸出低電平是0.
2v。最小輸入高電平和低電平:輸入高電平》=2.
0v,輸入低電平<=0.8v,噪聲容限是0.4v。
13樓:匿名使用者
建議你去看數電里閘電路章節。首先ttl與非門的兩個輸入端是一個具雙發射極的三極體,懸空端a的電平受另一個輸入端b鉗制,因為它們是有同一個基極c,電壓為b+0.7,a=c-0.
7=b;y=(ab)'=(bb)'=b'=(1b)'=b';所以選空端相當於接高電平。一般我們在做電路板時沒用的腳我們都是用錫把固定在板上而不接入電路,即讓它保持懸空
14樓:匿名使用者
這是由ttl電路內部特性決定的,實際電路中,閒置管腳接vcc電路更可靠。
15樓:巨蟹逝陽
從原理圖上看,如ttl與非門的輸入端是npn 三極體的發射極,三極體的基極有電阻接電源vcc,
當三極體的輸入端懸空時,三極體的基極到發射極無電流,三極體截止,通過放大反相使得輸出為低電平.所以輸入端懸空相當於邏輯高電平.實際電路中ttl與非門輸入端可以懸空.
實際電路中,與非門、與門閒置的輸入端管腳應接到高電平(即通過電阻接到電源正電壓),或非門、或門閒置的輸入端管腳應接到低電平(即通過電阻接到電源地)。
什麼是與非門，或非門什麼是與非門與或門或非門？
與非門 英語 nand gate 是數字邏輯中實現邏輯與非的邏輯閘,功能見左側真值表。若當輸入 均為高電平 1 則輸出為低電平 0 若輸入中至少有一個為低電平 0 則輸出為高電平 1 與非門是一種通用的邏輯閘,因為任何布林函式都能用與非門實現 或非門 英語 nor gate 是數字邏輯中實現邏輯或非...
ttl與非門的邏輯功能是什麼TTL與非門的邏輯功能是什麼
與非門，同時輸入兩個高電平，則輸出一個低電平，否則輸出高電平的電路。邏輯表示式是 f ab 與非門 英語 nand gate 是數位電路的一種基本邏輯電路。若當輸入均為高電平 1 則輸出為低電平 0 若輸入中至少有一個為低電平 0 則輸出為高電平 1 與非門可以看作是與門和非門的疊加。相關知識 與門...
怎麼把與非門改成與門，非門，和或非門
我做電工的，我只知道，邏輯 與 串聯關係，或 並聯，非 輸出結果取反 與非門 改 與門 非門，或非門。先根據與非門寫出它的邏輯函式表示式，再根據表示式換算得出就行 用真值表 卡諾圖 布林代數就能得出啊。如何用與非門組成與門或門或非門 5 1 與非門組成與門 2 與非門組成或門 3 與非門組成非門 拓...