1樓：榮東吳
把每個式子表示成最小項相加，輸入端就是這些最小項，輸出端就是將這些最小項進行與非運算
使用3線-8線譯碼器74ls138和閘電路設計一個組合邏輯電路,其輸出邏輯函式為 5
2樓：就醬挺好
把每個式子表示成最小項相加，輸入端就是這些最小項，輸出端就是將這些最小項進行與非運算。
用74ls138和74ls20按圖13-3接線，74ls20晶片14腳接 +5v，7腳接地。利用開關改變輸入ai、bi、ci-1的狀態，藉助指示燈或萬用表觀測輸出si、ci的狀態，記入表13-3中，寫出輸出端的邏輯表示式。
譯碼器常用於計算機中對儲存器單元地址的譯碼，即將每一個地址**轉換成一個有效訊號，從而選中對應的單元。另一種是將一種**轉換成另一種**，所以也稱為**變換器，以下先介紹二進位制唯一地址譯碼器。
試用3線——8線譯碼器74ls138和閘電路實現下面多輸出邏輯函式 y1=ac y2=abc+abc+bc y3=abc+bc 10
3樓：看完就跑真刺激
令74ls138的三個選通輸入依次是abc。
y1=ac的話 列出真值表，當abc=101或者111的時候 y1=1。 當abc=101時，譯碼器選擇y5(即此時y5輸出0，其餘輸出1) 將y5和y7接到閘電路的與非門即可。y2，y3的實現同理
y2好像可以化簡 a先跟bc取異或再跟bc取與 。a跟bc兩項都取0輸出才為0. 最後接法是將y3到y7的5個輸出接入與非門。
譯碼是編碼的逆過程，在編碼時，每一種二進位制**，都賦予了特定的含義，即都表示了一個確定的訊號或者物件。
把**狀態的特定含義「翻譯」出來的過程叫做譯碼，實現譯碼操作的電路稱為譯碼器。或者說，譯碼器是可以將輸入二進位制**的狀態翻譯成輸出訊號，以表示其原來含義的電路。
4樓：匿名使用者
y1=ac=ac(b+b的非)=abc+ac(b的非)
y1=m5+m7
然後化成與非門形式
5樓：匿名使用者
很簡單啊電子技術基礎 p198
1.試用3線—8線譯碼器74ls138和閘電路實現下列函式，求解答。
6樓：老秀珍城裳
a2接a，a1接b，a0接c，由z=（a,b,c）=abc+abc非+a非bc+a非b非c；則輸出端的有111,110,011,001；即y7，y6，y3，y1;可用一個與非門把4個輸出連起來
試用3線-8線譯碼器ct74ls138和閘電路設計下列組合邏輯電路，其輸出函式為
7樓：小溪
y=(ab`+a`b)`c+(ab`+a`b)c`=ab`c+a`bc+ab`c`+a`bc`=∑(5，3，4，2)
=∑(5，3，4，2)``
=∏(5`，3`，4`，2`)`
以上是演變過程
電路為：
輸入a、b、c。
輸出5、4、3、2輸出分別接入一個四輸入的與非門，該與非門輸出就是y。
用3線-8線譯碼器74hc138和閘電路產生如下多輸出邏輯函式，畫出邏輯電路圖
8樓：匿名使用者
如圖所示：
邏輯電路圖處理大量的約束項，值為1或0的項卻是有限的，提出組合邏輯電路設計的一種新方法。與邏輯表示只有在決定事物結果的全部條件具備時。
結果才發生的因果關係。輸出變數為1的某個組合的所有因子的與表示輸出變數為1的這個組合出現、所有輸出變數為0的組合均不出現，因而可以表示輸出變數為1的這個組合。
組合邏輯電路的分析分以下幾個步驟：
（1）有給定的邏輯電路圖，寫出輸出端的邏輯表示式；
（2）列出真值表；
（3）通過真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對其進行改進。
9樓：匿名使用者
y1=ac=abc+ab'c，對應74ls138的真值表，abc=y7'，ab'c=y5'
=y7'+y5'
= [y7y5]'
用一篇3線~8先譯碼器74ls138和基本邏輯電路構成一位全加器電路，畫出電路連線圖
10樓：匿名使用者
全加器真值表：
00000；
00110；01010；01101；10010；10101；11001；11111；
故有si和ci的表示式分別為：
si＝a』b』c＋a』bc』＋ab』c』＋abc
ci＝a』bc＋ab』c＋abc』＋abc
故74138的連線圖為：
下面的地址輸入端：a2、a1、a0分別接全加器的三個輸入訊號：ai、bi、ci－1；
下面的使能訊號端：s1接高電平＂1＂，s2、s3接低電平＂0＂；
上面的訊號輸出端：
y1、y2、y4、y7接至一個四輸入與非門的四個輸入端，此與非門的輸出端為全加器輸出訊號si端；
y3、y5、y6、y7接至一個四輸入與非門的四個輸入端，此與非門的輸出端為全加器輸出訊號ci端。
11樓：匿名使用者
1,2,4,7是接或門吧
試用3線8線譯碼器74ls138和門路實現三變數多數表決器,要求畫出電路圖
12樓：匿名使用者
類似提問，參考連回結答
用3線-8線譯碼器74ls138和與非門實現下列函式: 1，f1(a,b,c)=∑m(2,4,5,7) 2，f2=a 30
13樓：匿名使用者
74ls138是3線-8線譯碼器，bai引腳邏輯du功能如下zhi腳邏輯
1 dao輸版入權c
2 輸入b
3 輸入a
15 輸出m0'
14 輸出m1'
13 輸出m2'
12 輸出m3'
11 輸出m4'
10 輸出m5'
9 輸出m6'
7 輸出m7'
．選片腳6接高電平，4、5接低電平。
輸入a、b、c分別接3、2、1腳。
．f1=m2+m4+m5+m7=(m2'm4'm5'm7')'
可用一隻4輸入端的與非門輸出f1
與非門的4個輸入端分別接到譯碼器的13、11、10、7腳．f2=a'bc+b'c'=m3+m0+m4=(m0'm3'm4')'
可用一隻3輸入端的與非門輸出f2
與非門的3個輸入端分別接到譯碼器的15、12、11腳
試用3 8線譯碼器74LS138實現邏輯函式F A非B B非C
還有一個提問是用4選1的資料選擇器，也是要實現這個邏輯函式，那也是你的提問吧。用74ls138譯碼器實現這個邏輯函式要比用資料選擇器簡單容易些。但還需要一個與非門才行。採納後給邏輯圖。試用74ls138譯碼器實現如下邏輯函式 f a,b,c m 0,2,4,6 如圖所示.當輸入為a b c 0時，只...
如何用雙2 4線譯碼器轉換為3 8線譯碼器 電路圖怎麼設計
將雙2 4譯碼 器進bai 行級du聯，即使用最高位zhi作為兩片2 4譯碼器的片選信dao號，將剩餘位回作為譯碼器片內答 地址線，就可以轉換成3 8譯碼器。設計方向 將雙2 4譯碼器級聯為3 8譯碼器 設計思路 由於譯碼器譯碼輸出與輸入對應，輸入端位000 111對應選擇輸出端的q0 q7，故可以...
請問74ls138譯碼器的工作原理是怎樣的
將輸入的了bcd碼譯成二進位制 例如 輸入5則y5 0其它的y0 y1 y2y3y4y6y7為1 74ls138 有什麼功能 74ls138引腳圖74hc138管腳圖 74ls138為3線,8線譯碼器,共有54 74s138和54 74ls138兩種線路結構型式。38譯碼器,是ttl系列的,專也就是...