1樓：崔寄風
你這個事情多個環節，你要具體分開分析，ad取樣，ram儲存，da輸出，貌似後者都ok？ da和ram的確認你可以自主存入正弦資料或鋸齒波形資料看波形確認。
如果確認問題在ad的話，只有一個，ad的頻寬不夠，或者取樣頻率不夠。
2樓：帥帥的小智
能發我看看你的工程嗎？
ad取樣問題
3樓：須陀洹
1、取樣頻率是由你自己在程式中設定的。
2、如果採集直流訊號，採到的值即電壓值，無所謂有效值；如果採集是的交流電壓，建議先將其整流成直流再採集，即先經過整流濾波處理，根據整流原理換算有效值。
看來你做的是高速訊號的採集，建議將採集訊號存起來，再傳到上位機處理，用微控制器處理訊號，功能有限。
fpga採集ad資料，只顯示了一個資料且不變，怎麼辦？ 60
4樓：深海集結
我也在做ad轉換的模組，請問你的模擬輸入是多大？交流輸入的訊號是否滿足輸入範圍？一起交流一下
fpga如何實現高速ad採集
5樓：
如果是外掛ad晶片， 那麼你需要檢視ad晶片的datasheet，使用fpga設計響應的時序近而從ad獲取轉換後的數字值。
如果採用現在高階的整合有ad的fpga，則要檢視fpga的datasheet，近而瞭解ad工作原理及相應藉口，近而設計邏輯與之通訊。
6樓：
外掛支援jesd240b的ad晶片。用賽靈思的fpga的gtx來實現jesd240b
用fpga給ad和da程式設計的一些問題（verilog）
7樓：右手少年
不需bai要分析什麼程式。。
你只要du記住，fpga裡面的輸zhi
入輸出都是以fpga的晶片dao為第回一人稱來講的。只要記住就可以答了。。
通俗講就是晶片內部往外輸出訊號就是output，外面的訊號往晶片內部輸入就是input。
舉個例子，你的主時鐘50mhz，是在晶片外面的晶振把訊號輸入進來，所以clk就是input。
外圍的ic器件的分析都是一樣的。。
怎樣將採集到的資料實時輸入fpga處理後輸出
8樓：匿名使用者
想問下你：
第一你採集到的資料是來自**（ad？還是其他？），準備如何送入fpga？
第二你準備將採集到的資料利用什麼輸出？（串列埠？還是其他？
）你把這幾個問題想清楚就很好辦了，不管你用什麼，我覺得資料實時輸入和fpga處理之間需要一個快取器，雙口ram、fifo等等都可以實現，其他的部分具體怎麼實現就要看你的選擇了。
ad/da的與fpga的問題，詳見內容 80
訊號與系統的小問題,關於取樣定理中的訊號最高頻率f的求出
樓主，我前兩天就看到你的題目，但只見你只給10個金幣，太便宜了，就一直沒做版，現在空閒權下來，我來說一下吧 樓主你的用書是吳大正的吧 這個題目主要是要結合圖形來分析 下面我畫了一下，雖然不怎麼美觀，但還是能看清 對於2,3題，我具體分析一下 對於2題 f 2 t 的傅立葉變換 f jw 卷積f jw...
AD轉換器輸入端限流電阻的問題
對於輸入限 流電阻，也叫保護電阻，我有以下理解 1 輸入限流電阻是為了防止在某些特殊情況下，輸入訊號超出了ad的正常輸入範圍，能夠對輸 入訊號加以衰減以保護ad器件 例如ad輸入要求0 10v，結果由於訊號線受到干擾產生了100v的尖峰脈衝，限流就起作用了 如果你能確信無論在什麼情況下，ad輸入訊號...
lol關於AD露露的一些問題請玩過的高手們解答一下
說是ad璐璐，但實際上大多是ap攻速型的，並不是要出ad裝備。特別是被動改了之後，出ad裝效果很一般。最早是納什牙 破敗刀 智慧刀 腐蝕之刃 攻速鞋 復活甲之類，後來腐蝕刪了，你可以看局勢再出個其它裝備。現在璐璐的被動有了ap加成，我倒覺得不是啥好事。以前璐璐的被動數值與同級主e提莫傷害相當，現在改...