1樓:響亮創新者
cmos和ttl整合閘電路多餘輸抄入端的襲處理應該以不影響電路正常工作為原則。
ttl整合閘電路大都應該接高電平(極少數接地,如與或非門)。
cmos整合閘電路,與門、與非門應該接高電平;或門和或非門應該接地電平。
滿意請採納。
ttl與非閘電路多餘輸入端的處理方法
2樓:我的行雲筆記
對於ttl 與非門,只要電路輸入端有低電平輸入,輸出就為高電平,只有輸入端全部為高電平時,輸出才為低電平。根據其邏輯功能.當某輸入端外接高電平時耐其邏輯功能無影響,根據這一特點應採用以下四種方法 :
1、將多餘輸入端接高電平,即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知,當外接電阻為大電阻時.其輸入電壓為高電平。這樣可以把多餘的輸入端懸空此時輸入端相當於外接高電平。
3、通過大電阻到地,這也相當於輸入端外接高電平4、當ttl閘電路的工作速度不高,訊號源驅動能力較強多餘輸入端也可與使用的輸入端並聯使用。
3樓:匿名使用者
1、cmos與非閘電路多餘輸入端的處理
與非閘電路的邏輯功能是輸入訊號只要有低電平.輸出訊號就是高電平.
只有當輸入訊號全部為高電平時.輸出訊號才是低電平。所以某輸入端輸入電平為高電平時.對電路的邏輯功能並無影響.即其它使用的輸入端與輸出
端之間仍具有與或者與非邏輯功能。這樣對於cmos與門、與非閘電路的多餘輸入端就應採用高電平,即可通過限流電阻接電源。
2. ttl與非閘電路多餘輸入端的處理
對於ttl 與非門,只要電路輸入端有低電平輸入,輸出就為高電平.只有輸入端全部為高電平時.輸出才為低電平。根據其邏輯功能.當某輸入端外接高電平時耐其邏輯功能無影響.根據這一特點應採用以下四種方法
1、將多餘輸入端接高電平.即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知,當外接電阻為大電阻時.其輸入電壓為高電平。這樣可以把多餘的輸入端懸空.此時.輸入端相當於外接高電平。
3、通過大電阻到地,這也相當於輸入端外接高電平。
4、當ttl閘電路的工作速度不高.訊號源驅動能力較強.多餘輸入端也可與使用的輸入端並聯使用。
4樓:七先生是遊戲鬼才
這個處理方法還是非常簡單,你可以找專業的工作人員來給你解決一下。
5樓:陳堅道
與非門邏輯關係的等點:
只有當全部輸入端都處於高電平時,輸出端才呈現低電平;只要有一個輸入端處於低電平,輸出端就輸出高電平。
與非閘電路多餘輸入端必須與其它使用的輸入端並聯或串接限流電阻接+電源。
6樓:匿名使用者
與非門的任意一個輸入端是低電平,則其它的輸入端無論怎樣變化,輸出永遠是高電平,所以,與非門多餘的輸入端必須要接電源正端,否則會阻斷其它輸入端的訊號的。
cmos和ttl整合閘電路多餘輸入端如何處理
7樓:匿名使用者
輸入接高或者接地,一般要求輸出不能為高電平
8樓:匿名使用者
與門,接高電平(電源正極),或門,接低電平(接地)
ttl閘電路與cmos閘電路各有什麼特點,它們多餘的輸入端該如何處理
9樓:匿名使用者
呵呵,特點得bai細究du很多東西,就是相關zhi器件效能問題。
daottl門是由晶體三極體和一
回些電阻組成,答而cmos門是mos門的一種,由p型和n型溝道兩種絕緣柵場效電晶體(有些有電阻)組成。所以,ttl門輸出內阻較低(一般只有幾歐到幾十歐),電壓擺幅較小,靜態功耗相對較大(1~22mw),抗干擾能力較弱;cmos門輸出內阻很大,電壓擺幅較大(3~20v),靜態功耗很小抗干擾能力較強。等等。
它們多餘的輸入端處理大致相同,或門、或非門及與或非門可接低電平或,具體措施是通過小於500歐(cmos接任意大小的電阻)的電阻接地或直接接地。與門和與非門接高電平,具體措施是通過電阻(約幾千歐)接ucc或udd,ttl 門還可以通過大於2千歐的電阻接地。大致就這樣,在有需要和允許的情況下還可以和有用端並聯連線。
***s閘電路的多餘輸入端一般如何處理
10樓:陳堅道
對於多餘的輸入端頭要根據電路的功能分別處置。
與門和與非門:多餘端應接高電平。
或門和或非門:多餘端應接低電平。
如果電路的工作速度不高,功耗也不需要特別考慮的,也可將多餘端與使用端並接。
11樓:匿名使用者
與門和與非門:多餘端應接高電平。
或門和或非門:多餘端應接低電平。
cmos 整合邏輯閘的多餘輸入端如何處理?
12樓:
1、cmos 整合邏輯閘的多餘輸入端必須接到固定電壓上(高,低電平都可以),不允許懸空。
2、懸空的cmos輸入端將會由於干擾而產生功耗的大幅上升。並影響正常使用邏輯閘電路的工作。
在數位電路中ttl與非門的多餘的輸入端應如何處理?有幾種方法? 20
13樓:湯瑞愛
ttl與非門在使用時如果有多餘端子不用一般不應懸空,有以下處理方式:
1.將其經1~3千歐電阻接正電源正端
2.接高電平vh
3.與其他訊號輸入端並接使用
ps:或非及或閘電路的多餘輸入端子應接低電平。與門其輸入端子必須接低電平
14樓:新醬
ttl與非閘電路多餘
輸入端的處理有四種方法 :
1、將多餘輸入端接高電平.即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知,當外接電阻為大電阻時.其輸入電壓為高電平。這樣可以把多餘的輸入端懸空.此時.輸入端相當於外接高電平。
3、通過大電阻到地,這也相當於輸入端外接高電平。
4、當ttl閘電路的工作速度不高.訊號源驅動能力較強.多餘輸入端也可與使用的輸入端並聯使用。
非門:非門(英文notgate),又稱反相器,是邏輯電路的基本單元,非門有一個輸入和一個輸出端。非門是基本的邏輯閘,因此在ttl和cmos積體電路中都是可以使用的。
別稱 :
反相器適用領域範圍:
邏輯 外文名:
not gate
應用學科:
物理實質:
邏輯電路的基本單元
15樓:奮鬥小朱
對於ttl電路,與非門多餘的不接,相當於高電平,故對於與非門多餘的可以接高電平或懸空;
對於cmos電路,多餘的門不接,狀態不確定,故只能接高電平!
16樓:匿名使用者
第一、接高電平;第
二、懸空。
17樓:風雷小草
接高電平,如果是或非門,則應接低電平。
ttl閘電路與cmos閘電路各有什麼特點,它們多餘的輸入端該如何處理
18樓:浮生物語
cmosttl集閘電路餘輸入端處理應該影響電路工作原則ttl集閘電路都應該接高電平(極少數接與或非門)cmos集閘電路與門、與非門應該接高電平;或門或非門應該接電平滿意請採納
下圖中的電路均為TTL閘電路，試寫出各電路輸出Y1 Y8狀態
對於輸入端接電阻的情況，可參見我對同樣問題的解答 根據ttl電路的內部結構，其輸入端懸空相當於輸入高電平 注意 這樣的是高電平是不可靠的！y1 0 y2 1 y3 高阻 y4 0 y5 0 y6 1 y7 0 y8 0 試寫出下列圖中各閘電路的輸出分別是什麼狀態?其中 a b 為ttl閘電路,而 c...
邏輯閘電路輸入端接電阻問題,為什麼TTl閘電路的輸入端懸空時相當於邏輯
ttl邏輯閘輸入端通過小電阻入地,相當於接低電平 通過大電阻入地,相當於回 接高電平 如果接在vcc上,無論是直接相連 通過小電阻 通過大電阻,都是輸入的高電平 大電阻指的是大於 開門電阻 小電阻指的是小於 關門電阻 oc門的輸出相 線與 兩個oc門的輸出只要有一個為0,則輸出就是0,否則為1.解釋...
積體電路和整合系統設計專業和微電子專業有什麼區別？全國哪些大學這兩個專業不錯
都是電子科學與技術下面的二級學科，如果你就打算讀個本科，那麼區別不是很大，也可以說根本就沒有什麼區別吧，如果要深造的話等你讀完大學或許你就明白了他們之間的異同。復旦,清華，上交大，西電，成電，西工大，南大，哈工大，華科大，華南工大，浙大這是有國家積體電路人才培養基地的大學。至於能幹什麼得看你學的程度...